Ort: Hörsaal im LfI (Schneiderberg 32, Hannover, Deutschland)
Zeit: Mittwoch, den 29.03.06 um 17:30 - 18:30 + anschließendes Beisammensein
Der Übergang von Mikro- zur Nanoelektronik entlang der ITRS-Roadmap muss heute bereits als Realität betrachtet werden, die den globalen Wettbewerb in zukünftige ICT-Plattformen entscheidend bestimmt. Allerdings stößt die weitere Skalierung der Gatelänge auf Herausforderungen in der Fabrikations-Technologie und Schaltungsdesign, die noch erhebliche Aufwendungen im F/E-Bereich erfordern. Dabei werden mit Sicherheit kritische Grenzen in der Wirtschaftlichkeit bei der Herstellung von nanoelektronischen Schaltkreisen zu beachten sein. Unterhalb der 45 nm-Knoten in der ITRS-Roadmap bis hin zu den physikalischen Grenzen der CMOS-Technologie werden schrittweise neue Materialien und Gatestack Konzepte eingeführt, die zahlreiche visionäre Ansätze in den Materialwissenschaften verfolgen. Über CMOS hinaus existieren heute ausschließlich Visionen deren erfolgreiche Realisierung neue nanotechnologische Konzepte erfordern. Ob diese Visionen jemals Eingang in die industrielle Herstellung finden werden oder Utopien bleiben, hängt im Wesentlichen von der funktionalen Leistungsfähigkeit und technischen Darstellbarkeit dieser Konzepte ab. Auch hierbei sind die Fortschritte der traditionellen CMOS-Technologien zu beachten.
